

Observación 1: el contenido de la NEM 670 es conforme al estándar NMRA S 9.1 (Edición Julio del 2004). Esta versión es la referencia para las comprobaciones de conformidad.

Observación 2: esta norma no asegura una compatibilidad descendente 'NEM 670 follows the NMRA-Standard S 9.1. This version is the basis for conformance tests' con los antiguos descodificadores de 14 pasos de velocidad y una función adicional, así como con los antiguos descodificadores en el que el reloj interno no sería compatible con el factor de forma de señal definido en esta norma.

1. Objetivo de la norma

El objeto de esta norma es la codificación del bit en el estándar DCC.¹

2. Codificación del bit

- La transmisión de los datos en el estándar DCC se efectúa por emisión de una serie de bits transmitidos a la vía (señal de vía). Un bit es una señal que representa uno de los dos estados posibles que se designan por convención 0 y 1.
- La señal de vía DCC se compone de una sucesión de transiciones entre dos niveles de tensión de polaridad opuesta, llamados pasos por 0². Un paso por cero es el punto intermedio de las dos tensiones de polaridad inversa.
- Dos pasos por cero sucesivos del mismo sentido separan un bit del siguiente.
- Los pasos por cero intermedios dividen cada bit en dos alternancias.
- La detección de un bit 0 o 1, se establece por la medición de la duración que separa los pasos por cero.

2.1 El bit 1

- En un bit 1 las dos alternancias tienen una duración idéntica de 58 µs cada una.³

Duración de una alternancia del bit « 1 »: $t_{D1} = 58 \mu s$, así la duración de un bit « 1 » es de 116 µs (microsegundos).

- La tolerancia de duración admitida por un bit « 1 »:**

- para la **señal de vía** es de $\pm 3 \mu s$, así las dos alternancias « 1 » emitidas deben tener una duración comprendida entre 55 y 61 microsegundos y estar en la amplitud de la tolerancia en el paso por cero y no diferir de 3 microsegundos.
- para el **descodificador** es de $\pm 6 \mu s$, así, los descodificadores deben reconocer como conformes todas las alternancias « 1 » que tienen una duración comprendida entre 52 y 64 microsegundos y estar en la amplitud de la tolerancia en el paso por cero y no diferir de 6 microsegundos.

- Las diferencias en la duración deben ser del mismo sentido en las dos alternancias « 1 ». (ver figura 1)

2.2 El bit 0

- En un bit 0 las dos alternancias deben tener una duración superior o igual a 100 µsegundos cada una.

Duración de una alternancia del bit « 0 »: $t_{D0} \geq 100 \mu s$.

b) Para mantener la componente continua de la señal completa a un valor nulo, las dos alternancias del bit « 0 » son **generalmente de duraciones iguales como para el bit « 1 »**. Una cualquiera de las dos alternancias del bit « 0 » puede ser alargada.⁴

c) Tolerancias admisibles para el bit 0:

- para la **señal de vía**: la duración de una alternancia « 0 » debe estar comprendida entre 95 y 9900 μ s. La duración total de un bit « 0 » no debe sobrepasar los 12000 μ s.
- para el **descodificador**: un descodificador debe reconocer y validar todos los bit « 0 » captados, en los que la duración de cada alternancia está comprendida entre 90 y 10000 μ s. (ver igualmente la figura 1).

3. Otros datos técnicos de la señal de vía DCC

La señal de vía medida a la salida de la central de mando en las condiciones de carga en vacío hasta la carga máxima admisible, debe cumplir las siguientes condiciones:

3.1 Pendiente y oscilación de los pasos por cero

3.1.1 Señal de vía

Cuando en un paso por cero, la velocidad de cambio de estado entre $-/+4V$ debe ser superior o igual a 2,5 Volt / μ segundo.

Señal de emisión (amplitud) $|S_s| \geq 2,5 \text{ V}/\mu\text{s}$ para la gama de tensión $\pm 4V$.

Esta señal puede contener oscilaciones variables de frecuencia durante un paso por cero a condición de que las oscilaciones tengan una amplitud inferior a $\pm 2V$ ⁵.

3.1.2 Señal DCC codificada

Un descodificador debe estar concebido para descodificar correctamente una señal cuando el paso por cero sea superior o igual a 2V/ μ s, para la gama de tensión $\pm 4V$.

Señal de detección (amplitud) $|S_e| \geq 2V/\mu\text{s}$ para la gama de tensión $\pm 4V$.

Según la norma NEM 671 un descodificador DCC debe descodificar como mínimo un 95% de los paquetes de datos que le son mandados, incluso en presencia de ruido y/o señales externas en una gama de frecuencia superior a 250 kHz. La amplitud total de estas interferencias exteriores al sistema debe ser inferior al 25% (1/4) de la amplitud de la señal DCC.⁶

3.2 Perturbaciones inherentes al sistema

La forma exacta de la señal DCC debe estar concebida de forma que minimice las perturbaciones electromagnéticas de manera que un gran circuito explotado según la norma DCC respeta las normas aplicables CE y FCC (para EE.UU. Y otros países).

4. Transporte de energía y límites de tensión

4.1 Transporte de energía

El método típico de alimentación de las locomotoras y accesorios, que debe ser soportado por todas las centrales de mando digitales y los descodificadores, está realizado por un rectificador de doble alternancia. Con el fin de mantener la alimentación eléctrica de los descodificadores, es necesaria una emisión permanente de bits salvo en ciertos instantes definidos en la NEM 671.⁷

4.2 Límites de tensión

a) El valor eficaz de la señal de control DCC medido en la vía no debe sobrepasar en más de 2 V las tensiones⁸ especificadas por la NEM 630.⁹

b) La amplitud de la señal de control digital no deberá nunca sobrepasar $\pm 22V$.

c) El valor pico de la señal DCC medida en la vía debe ser al menos de $\pm 7V$ para asegurar el funcionamiento de los descodificadores.

d) Los descodificadores concebidos para las escalas N e inferiores deben soportar una tensión continua de 24V como mínimo, medidos en la vía.

e) Los descodificadores concebidos para las escalas superiores a N deben soportar una tensión continua de 27 V como mínimo, medidos en la vía.




Figura 1 – Representación de los bits DCC

¹ Esta abreviatura proviene de Digital Command Control (americano), para los sistemas de control digital para modelismo ferroviario según la NMRA S9.

² Como los descodificadores no reconocen el sentido de marcha de los vehículos en circulación sobre una vía, no pueden discernir cual es la parte del bit que tiene una polaridad positiva.

³ Todas las medidas de tiempo se hacen entre dos pasos por cero.

⁴ Así se genera una componente “continua” por la señal de vía DCC para el control de material analógico, su polaridad está dada por la alternancia del bit cero que se ha prolongado y su valor depende del alargamiento de esta alternancia.

⁵ Esta norma autoriza a superponer señales de vía no DCC para otros usos con la condición de que estas señales puedan ser rechazadas por los descodificadores DCC.

⁶ Esta medida se efectúa en un descodificador conectado eléctricamente en una vía o en un bus accesorio.

⁷ Son admisibles otros métodos de alimentación, con la condición de que la central de control sea capaz de generar la señal de vía básica y que los descodificadores sean capaces de descodificarla conforme a lo descrito en la NEM 671.

⁸ El aumento de tensión sirve para la compensación de picos de tensión en los descodificadores, para garantizar la tensión máxima en los bornes de los motores especificada por la NEM 630 (tabla 1).

⁹ Todos los motores que se alimentan durante un periodo prolongado por una señal de vía DCC, deben estar protegidos contra las influencias de grandes amplitudes nefastas o tener una impedancia suficiente con frecuencias comprendidas entre 4 y 9 kHz, para reducir la corriente a un nivel aceptable. Estas recomendaciones conciernen sobre todo los motores de campana de impedancia débil o las instalaciones con tensiones de vía que tengan una amplitud superior a $\pm 18 V$.